Intel Sandy Bridge. Микроархитектура

Кольцевая шина

В системах предыдущего поколения обмен данными между различными функциональными частями системы происходил через специализированные шины данных — QPI и DMI. В случае Sandy Bridge, где графическая часть и системная логика интегрированы в процессор, вместо внешних шин QPI и DMI используется внутренняя кольцевая шина (Ring Interconnect):

Кольцевая шина объединила каждое ядро процессора, графическое ядро, кэш последнего уровня (LLC) и системный агент, в котором находится управляющая логика.

По сути, кольцевая шина — это протокол, который включает в себя комбинацию протокола QPI и протокола коррекции ошибок.

Кольцевая шина Sandy Bridge — это общее понятие, а сам обмен данными происходит посредством четырех функциональных шин шириной по 32 байта:

• Data Ring
• Request Ring
• Acknowledge ring
• Snoop Ring

Все четыре используются на разных фазах транзакции, поэтому для полного доступа к кольцевой шине необходимо четыре такта. Организация кольцевой шины позволяет любому из компонентов, которые она объединяет, обращаться друг к другу напрямую. Таким образом, в одно и то же время кеш может использоваться как ядрами, так и графической системой.

Если в ядре Westmere EX кольцевая шина имела общую точку доступа ядрам процессора, то организация индивидуальных точек доступа (Cache Box) дала серьезный задел для масштабируемости. В четырехядерных процессорах скорость доступа ядер к кешу последнего уровня возросла с 96 Gb/s у Westmere EX до 384 Gb/s у Sandy Bridge.
Задержка доступа к кешу сократилось с примерно 36 циклов у Westmere до 26-31 циклов в Sandy Bridge.

Кольцевая шина имеет общее питание и частоту с ядрами процессора и кэшем последнего уровня. При увеличении нагрузки на процессор, увеличивается частота ядер, а вместе с ней — тактовая частота кольцевой шины и кеша последнего уровня. Такая реализация позволяет добиться реальной масштабируемости пропускной способности системы и энергопотребления. Однако лично мне пока не ясно, как скажется такая реализация на производительности графической системы при условии нагрузки только на графическую часть, когда кольцевая шина и LCC будут работать вместе с простаивающими ядрами на пониженной частоте.