Перейти к содержанию Перейти к статье

Intel Sandy Bridge. Микроархитектура

Обзор микроархитектуры процессоров Intel Sandy Bridge (обновлено)

Sandy Bridge — Микроархитектура процессора

Если быть кратким, то микроархитектура Sandy Bridge — это оптимизированная микроархитектура Intel Nehalem с рядом нововведений. Что бы увидеть различия в сложной суперскалярной гиперконвейерной микроархитектуре современных процессоров Intel, нам придется запастись терпением и подробно рассмотреть каждый кирпичик процессора и начнем мы с обзора главной части микропроцессора — ядра.

Конвейер процессора

Организация работы конвейера осталась такой же, как и у процессоров микроархитектуры Nehalem:

Блок-схема конвейеров современных процессоров Intel

Инструкции из кэша второго уровня поступают во входной блок (front end), отвечающий за предвыборку данных, предсказание ветвлений и декодирование инструкций. Иными словами, входной блок преобразовывает сложные инструкции в простые внутренние инструкции — микрооперации (Uops).

Микрооперации, полученные в результате декодирования, поступают в диспетчер ресурсов (In Order Allocation, Rename, Retirement). Здесь осуществляется распределение вычислительных ресурсов, переименование регистров, а также отслеживание состояния всех микроопераций, находящихся в обработке.

После подготовки процессора к выполнению микроопераций, последние попадают в систему, устройства которой отвечают за организацию внеочередного исполнения (out-of-order), обеспечивающие оптимальный порядок исполнения микроопераций.

Начиная с этого момента, работа с микро-инструкциями может иметь произвольный порядок, где выполнение очереди операций регулирует планировщик. По мере готовности микроопераций, находящихся в очереди к исполнению, планировщик направляет их на выполнение в соответствующие по типам очереди исполнительные блоки.

Изменения коснулись самих блоков конвейера, рассмотрим их по порядку.

Комментариев нет

Добавить комментарий

Аватар